熱線:021-66110819,13564362870
Email:info@vizai.cn
熱線:021-66110819,13564362870
Email:info@vizai.cn
【摘要】:大腦是生物體的“領導中心”,支配著身體的各項活動。大腦接收并處理復雜信息的原因是神經元網絡之間的連通與協調的電活動。為了掌握大腦處理信息并發送指令的過程,需要高分辨率技術來監測神經元的電活動。測量神經元電活動的傳統方法有:電壓鉗技術、電流鉗技術和膜片鉗技術,具體方法是用玻璃毛細管拉制成電極,穿透細胞膜獲得神經元電生理特性,理解其動作電位的機制。大腦中的神經元有上千億,用以上傳統方法的缺點是同時監測細胞的數量少,且電極侵入細胞縮短了細胞存活時間。
隨著技術的發展,研究神經元的網絡活動采用了胞外記錄微電極陣列技術,取代了胞內記錄的膜片鉗等傳統技術,細胞外記錄方法是將神經元組織培養在微電極陣列(MicroelectrodeArray(MEA))的表面,當神經元發生動作電位時,細胞內外離子的流動與膜電阻形成電場,誘發電荷被微電極陣列記錄。與傳統方法相比,胞外記錄方法對細胞無創傷,細胞存活時間長,可長期記錄;且微電極面積小、數量多,具有高分辨率,能夠同時監測大量神經元。傳統的微電極陣列需要外接設備去放大細胞電信號,會減弱信號并限制微電極陣列的大小。近幾年,隨著互補金屬氧化物半導體(Complementary Metal Oxide Semiconductor)迅猛發展,微電極陣列和放大電路能夠集成于同一芯片上,提高位置分辨和減小噪聲,增強采集信號的能力。我校實驗室自主研發的Topmetal系列像素芯片采用裸露的頂層金屬作為每個像素信號收集電極,同時每個像素集成了放大器等信號處理電路,能夠應用于大腦內神經元信號的提取。本論文利用實驗室已有的像素芯片Topmetal_Ⅱ-測試驗證了Topmetal系列像素芯片提取神經元信號的可行性,而且在該測試結果基礎上設計了一款微電極陣列像素芯片Topmetal-MEA。
本文的具體工作與創新點如下:
1.利用Topmetal_Ⅱ-像素芯片測試模擬神經元:Topmetal_Ⅱ-整體面積是8×9mm2,包含72行×72列像素、模擬讀出與數字讀出單元;單個像素尺寸83.2μm×83.2μm,內部包括電極、模擬前端、源跟隨、比較器、DAC、5-bit SRAM和優先級邏輯控制模塊,收集電荷的電極面積是15×15μm2;該芯片的各項電學性能測試良好。用鍍金鎢絲模擬神經元,將神經元產生動作電位的信號用信號源模擬并輸入至鎢絲上,該芯片可以檢測到此信號。神經元動作電位信號的幅度因生物體的不同而有差異,因此實驗過程中信號源給出的信號幅度范圍較大,可以檢測到低至20mV的信號。
2.Topmetal-MEA像素芯片電路設計:Topmetal-MEA包括128行×128列像素與模擬讀出通道。單個像素包含電極、電荷靈敏放大器(CSA)、兩級源跟隨、2bit SRAM、或門和刺激電路;模擬讀出通道包括行列掃描(Scan)模塊、電壓轉換模塊以及模擬緩沖Buffer。電極收集電荷注入到CSA后轉化成模擬電壓,通過兩級源跟隨驅動經由列開關送至陣列外,經過模擬緩沖Buffer輸出至片外。源跟隨電路保證了輸出信號的穩定;2bit SRAM和或門的輸出信號可以控制電路中的傳輸門,使電路轉換成刺激模式,給測試的神經元組織以電壓刺激;Scan模塊用于控制每個像素內的信號輸出,Buffer可以增加輸出信號的驅動能力。
3.Topmetal-MEA像素芯片版圖設計:芯片的整體面積是5.8×4.2mm2,包含181個引腳分布在芯片的四周。單個像素的尺寸是36.5μm×25.5μm,電極面積是17.4×6.3μm2。128行×128列像素的左邊與下邊是一個“L”型的數字掃描模塊,其左邊長是4777μm,下邊長是3343μm。Scan模塊的行輸出與列輸出后皆與電平轉換模塊的版圖相連接,模擬緩沖Buffer版圖放置在陣列的右下方。為使得等效電荷噪聲ENC的值減小,要不斷優化單個像素的版圖,使反饋電容與CSA的輸入輸出連接走線上的寄生電容減小。單個像素面積減小,可以更加精確的檢測神經元信號。
4.Topmetal-MEA像素芯片后仿真結果:像素中CSA的上升時間是1.12μs,下降時間1.26ms,等效電荷噪聲ENC為21.24e-;其所用運放增益是71.1dB,增益帶寬積是2.008MHz;當輸入的電荷數是1K時,理論值的計算是16mV,輸出的幅度是13.07mV。該芯片較現有芯片上在等效電荷噪聲、刺激電路、電極面積和陣列大小等四個方面做作了改進,ENC減小,使得電路可以檢測更加微弱的神經元信號;刺激電路是利用2-bit SRAM和或門的輸出信號控制電路中的傳輸門處在全閉合的狀態下得到的;電極的面積是17.4×6.3μm2小于國內現有的電極面積;陣列大小增加至128行×128列,以上是本文所做芯片的四個創新之處。芯片已交付工廠并成功流片,測試相關的外部電路已制板,后續將安排芯片的電學測試與功能實驗。