為了簡化穿透MEA的空間布置，在下文中，3D MEA將指包含多個突出微電極或穿透軸的MEA。因此，已經使用微電子制造技術制造了用于連接神經元組織的各種類型的3D MEA，其主要涉及在基底的頂部或底部表面上沉積或生長電極材料（例如金屬、碳、陶瓷等）。近年來，MEA制造方法擴展到還包括使用噴墨打印作為圖案化工具直接在聚二甲基硅氧烷(PDMS)、瓊脂糖和明膠基材上制造軟MEA，這也允許快速原型制作方法。此外，噴墨印刷已用于在平面MEA基板上制造3D微電極。通過打印納米粒子，開發了軸高度、直徑和路徑任意變化的高密度3D MEA，并將其應用于體內實驗。此外，立體光刻3D打印已與金屬電極的油墨鑄造和電鍍相結合，用于在孔板中制造3D MEA。盡管如此，這些方法的印刷分辨率有限，低至數十微米，需要具有高楊氏模量的導電油墨，從而導致更高的橫截面足跡，并且缺乏或需要額外的步驟來實施用于鈍化印刷電極的絕緣層。

用于神經元記錄的高度可定制的3D微電極的制造

我們為兩種互補的應用模式開發了高度可定制的3D MEA，以允許體外（圖1A）和體內（圖1B）方法進行神經元記錄。對于體外方法，3D柱電極直接集成在芯片上，并保留平面MEA的傳統功能，例如易于硬件集成。該芯片是一種獨立設備，可用于球體、類器官和急性神經切片的電生理記錄。相比之下，體內方法的靈感來自植入式神經探針的部署，其中3D MEA被插入神經組織中。由于其靈活的設計，體內方法也可用于針對3D神經組織的體外應用。

Fig1:3D MEA的應用方式。A)體外設計通常將培養皿和3D MEA直接集成在芯片上，代表可用于球體、類器官和急性神經切片的獨立設備。B)體內設計將MEA與神經元組織分離，其中MEA單獨制造在（柔性）基板上，并通過倒裝芯片粘合到印刷電路板上。連接到顯微操作器后，可以在體外和體內實驗中降低探針以穿透神經元組織。

3D MEA的制造僅包含三個主要步驟：

平面MEA的制造、3D空心聚合物柱的印刷以及導電材料的電化學沉積。

首先，通過傳統（或無掩模）光刻工藝制造剛性或柔性平面MEA（圖2Ai）。然后調整微電極的尺寸、間距和排列以適應不同的實驗要求。對于剛性平面MEA，形成微電極、互連件和接觸墊的導電鈦/金/鈦(Ti/Au/Ti)層沉積在絕緣基板（二氧化硅或玻璃）上，并用SU-8覆蓋絕緣。對于柔性平面MEA，導電Ti/Au/Ti層嵌入兩個聚對二甲苯-C(PaC)層（每層5μm厚）之間。對于兩種MEA類型，頂部鈍化層和Ti層在接觸焊盤和微電極開口處被蝕刻，從而暴露Au表面。在下一步（圖2Aii）中，使用2PP和生物相容性32-34光樹脂（例如IP-L）在剛性或柔性平面MEA的電極位置打印中空聚合物柱(Nanoscribe GmbH&Co KG，埃根施泰因-利奧波德港，德國）。為了增強基于2PP的結構和平面MEA之間的粘附力，通過在空心柱的底部添加3μm厚的環形聚合物盤（也稱為基板）來擴大接觸面積。然后將基板-柱元件的開口與微電極對齊并打印在平面MEA的頂部，將兩者無縫打印為一個相干元件。因此，通過添加直徑為50–100μm的基板，或者在節距較窄的情況下，添加與打印區域窗口匹配的連續基板，支柱的接觸面積增加了30.5–124倍（參見實驗部分）。最后，同時作為模板和鈍化層的聚合物柱通過電化學沉積填充金（圖2Aiii），然后通過聚（3,4-乙撐二氧噻吩）的電聚合沉積電極涂層帽):聚苯乙烯磺酸鹽(PEDOT:PSS)。

Fig2:3D MEA的制造。A)通過打印3D聚合物模板(A ii)以及模板輔助電沉積Au和PEDOT:PSS在平面MEA基板(A)上制造3D電極。通過仔細控制電流，可以在柱的頂部形成帽(A iii)。B)模板輔助電化學沉積金在高度為35和65μm的直柱內。在計時電流法過程中，使用-1.3 V的恒定電勢。電流-時間曲線展示了用Au填充不同高度的柱子的電化學沉積過程的四個階段，當測量的電流開始呈指數增加時停止，從而表明Au填充到達柱子的頂端。C)在第二個沉積步驟中，電流固定在-100 nA持續20 s(C)，以創建光滑且小的金帽(C ii)。以下PEDOT:PSS沉積通過循環伏安法進行2-10個循環（在(C iii)中循環數為10），具體取決于PEDOT:PSS帽的所需尺寸(C iv）。D)聚焦離子束(FIB)-在底部切割一根單獨的柱子，顯示柱子的壁厚約為4μm(D)和頂端(D ii)。E)制造結果顯示了剛性3D MEA裝置(E)和具有不同高度(40–100μm)3D打印柱的陣列的放大圖片(E ii))。F)制造結果顯示靈活的3D MEA(F)和高度為500μm的3D打印柱的放大圖片(F ii)。

制造縱橫比高達33:1且電極直徑小至8μm的3D打印柱電極（表1；圖S1，支持信息），從而超越高達11的縱橫比：1和電極直徑小至10μm，如文獻中所述，使用2PP印刷工藝時30,31所提出的技術允許制造定制且可單獨尋址的中空聚合物柱（例如，電沉積過程中），因此提供了最大的靈活性，以滿足不同用例的要求。鑒于2PP提供的定制功能，任何所需的柱形狀僅受高縱橫比的限制，高縱橫比由柱模板的高度與外徑和柱間距之間的比率定義。因此，可以打印同一MEA上具有不同高度的柱（圖2Eii；圖S1B，支持信息），并且無需額外的努力即可實現多站點柱設計（圖S5，支持信息），以便從不同的神經層記錄同時（參見第2.3節），因此可以在我們的MEA設備中實現微電極的3D空間排列。此外，正如FIB切割分析所示，由于柱底部的空心柱的壁厚為4μm而不是2μm（圖2Di），柱子表現出更高的穩定性，正如理論上所預期的那樣。

最后，我們還探索了在不同基材上打印的可能性，發現在PaC等透明聚合物上打印是可行的。因此，我們能夠在剛性平面玻璃MEA頂部制造用于體外應用的3D電極（圖2E），以及用于體內應用的柔性PaC基板（圖2F）。3D MEA的成功制造取決于五個主要加工特征：印刷界面的識別、未交聯2PP光樹脂的正確顯影、印刷品與平面MEA的對齊、2PP光樹脂和電沉積溶液的保質期，以及執行該過程的環境條件。

在2PP工藝中，找到基材-光樹脂界面非常重要，因為它決定了打印的起始焦點。不正確的打印接口可能會影響打印的最終高度，例如，柱子變短，或導致粘附問題。此外，未開發的柱子和印刷的未對準是錯誤的來源，可以防止金鹽溶液進入柱子內部并接觸平面MEA上的微電極。此外，2PP光樹脂的光學穩定性（由保質期決定）和穩定的環境條件可能會導致打印參數發生變化，例如激光功率和掃描速度的調整。

Fig3:摘除嚙齒動物視網膜的體外記錄。使用體外A)和體內B)方法進行視網膜記錄，顯示原始電信號(A-B)、尖峰活動（帶通濾波信號）(A-B ii)和局部場電位（低通濾波信號）（A-B iii)在光學刺激下捕獲。A和B中各個光學響應的快照表明，尖峰信號（黑色跡線）的放電速率（藍色跡線）在光刺激時增加（A-B iv）。在(A-B v)中顯示了不同的神經波形。此外，在這兩種情況下，記錄了代表視網膜總活動的四到五個刺激的平均ERG波形（藍色）。C)插入包含三個電極的多位點柱，每個電極的高度差為20μm。記錄顯示逐步插入后多部位柱的視網膜內放置(Z 1–Z 4)。此外，還顯示了Z 4（C ii，紅色窗口）處的記錄提取物和單個多位點柱內各個電極(C iii)捕獲的尖峰波形。

觀察到超大PEDOT:PSS電極涂層的機械不穩定性（例如，十個CV循環后），在急性視網膜內插入時，其會在與柱內金線的界面處斷裂。盡管如此，通過減小導電聚合物帽的尺寸（例如，在兩個CV循環后），可以防止PEDOT:PSS電極涂層的碎裂，從而產生堅固的涂層，在多次插入和超過10次的重新插入后顯示出機械和電化學穩定性。使用（圖S8A，支持信息）。因此，多位點探針證明，即使是稍微過度生長的帽，在插入超過10次時也是穩定的。雖然多次插入后，一些3D微電極的阻抗增加，但大多數PEDOT:PSS帽仍然完好無損，并且約85%的電極保持了適合神經記錄的電化學特性（圖S8B，支持信息）。盡管如此，如果在插入和縮回時對探頭不輕柔，則可能存在材料殘留的風險（圖S8B ii，支持信息）。無論如何，如果在制造過程中精確控制PEDOT:PSS帽的形成，這種風險就會大大降低（圖S4，支持信息）。此外，鑒于其在生物組織中的多種用途，正如預期的那樣，在電極之間遇到了視網膜組織殘留物（圖S8A ii，支持信息）。因此，對于重復使用，必須進一步研究清潔方案的實施情況。

結論與展望

在這項工作中，我們提出了一種新穎、簡單、多功能且高度可定制的3D MEA制造工藝，可產生高縱橫比的3D微電極，用于研究復雜的3D神經元系統。我們使用基于2PP的3D光刻工具將空心柱印刷到不同的平面MEA基板上，使用柱作為模板引導Au和PEDOT:PSS等導電材料的電化學沉積，從而使2D電極生長成第三維度。與文獻30,31中報道的其他方法相比，我們的過程的新穎性依賴于使用空心柱而不是實心柱的想法。因此，在單個光刻步驟中產生的空心柱具有引導電化學沉積和鈍化導電材料的雙重目的。因此，將平面MEA基板修改為3D MEA的制造步驟被最小化，因為只需要兩個后處理步驟即可實現導電柱：印刷空心柱，用作后續電沉積的模板導電材料。

同樣，我們的方法在加工方面具有通用性和可重復性，因為可以在剛性（石英上的SU-8）和柔性（PaC）MEA基板上以不同的設計制造3D MEA。因此，2PP印刷的可定制性以及在不同基材材料上實現印刷的可能性，以及在技術上使用不同的電沉積導電材料（例如Pt、PEDOT:PSS），使得該工藝能夠輕松適應任何電極幾何形狀，并且具有具有可部署在任何平面MEA設備上的潛力。因此，制造3D微電極的電化學驅動工藝也可以作為后處理步驟來實現，例如將3D刺激/記錄微電極與CMOS技術集成。在這種情況下，可以在平面芯片中使用CMOS兼容封裝和薄膜層（例如鈦和鎢）的使用，以阻止金屬接觸（例如Au或Pt）擴散到硅中，從而使金屬接觸電極和通孔互連是可能的，57使得所提出的工藝與CMOS技術兼容。